小さくするだけでは、速くならない
人工知能（AI）の計算能力を高めるには、半導体のトランジスタをさらに微細化すればよい。長く続いたその発想が、いま転換点を迎えている。計算を担うチップと情報を一時的に保存するメモリの間を、いかに速く、少ない電力で結ぶか。複数のチップをどう積み重ね、熱を逃がすか。性能を左右する戦場が、半導体の「後工程」に広がっている。
東北大学が10月21日に発表した研究開発コンソーシアム「T-CHIPS」は、この課題に正面から向き合う試みだ。名称はTohoku Transformative Technology Consortium for Heterogeneous Integration and Packaging Systemsの略。材料、設計、装置、製造などに関わる企業を、大学の研究・試作・評価施設と結び付ける。大工場の新設や量産品の発売を発表したのではない。産学が技術を形にするための入口を整えるというニュースである。
７社・３大学との研究と、新コンソーシアムの違い
発表によると、東北大学は民間企業７社と３大学と共同で、科学技術振興機構（JST）の「次世代エッジAI半導体研究開発事業」の一環として「エッジAI半導体を実現する3Dヘテロ集積技術」を推進している。研究代表者は大学院医工学研究科の田中徹教授だ。
ここで数字の意味には注意したい。７社・３大学は大学が説明する既存の研究プロジェクトの共同体制であって、新コンソーシアムの確定会員数とは限らない。T-CHIPSの役割はその枠を越え、研究成果を企業に渡し、逆に企業の実際の課題を研究テーマに反映させることにある。会社名の全リストや予算総額がこの発表によって確定したと解釈することはできない。
チップを「一つの建物」から「都市」へ
従来の半導体製造は、シリコンウエハー上に回路を作る前工程と、切り出したチップを接続・封止・検査する後工程に大別されてきた。先端パッケージングはこの後工程を、単なる保護箱づくりから性能設計の中核へ押し上げる。
インターポーザーと呼ばれる微細な配線基板を使って複数のチップを高密度につないだり、垂直方向に積層して信号経路を短くしたりする。ヘテロ集積化（異種集積）は、プロセッサー、メモリ、シリコンフォトニクス、MEMSなど異なる役割のデバイスを組み合わせる考え方だ。一つの巨大チップにすべてを詰め込まず、得意分野を持つ部品をつなぐ。都市の建物と交通網の設計に似ている。ただし接合の欠陥、歩留まり、消費電力、熱、長期信頼性など、新たな難しさも生まれる。
仙台で積み上げてきた30年の技術
T-CHIPSには突然現れた「新拠点」とは異なる歴史がある。大学側の説明では、1997年に始まる研究施設の系譜のなかで、小柳光正名誉教授や李康旭博士らが三次元メモリ技術を研究し、現在の高帯域幅メモリ（HBM）につながる原型的な技術開発に取り組んだ。江刺正喜名誉教授らはMEMSとウエハーレベルパッケージングを進めた。
この蓄積を現在へつなぐ研究者として、田中徹教授、田中秀治教授、日暮栄治教授、福島誉史教授らが挙げられている。歴史的な研究の先駆性と、現在市場を支配する企業の製品開発を同一視するべきではない。国際的なメモリ産業の商業化には多くの研究機関や企業が関わった。東北大学の意義は、複数分野の装置・人材・試作技術を地域で長く蓄えてきたことにある。
三つの施設は何を担うのか
青葉山キャンパスのスマートシステム超集積化研究開発センター（SIRC）は、設計、微細加工、接合、実装などに対応する。宮城県名取市の三次元スーパーチップ製造拠点「GINTI」は、200ミリ・300ミリウエハーを使う研究開発用試作ラインを備える。青葉山新キャンパスの3GeV高輝度放射光施設「NanoTerasu（ナノテラス）」は、材料やデバイスの高度な分析に利用できる。
ただし利用可能性と自由な商用利用は違う。公式案内は、研究室との共同研究や大学のコアリション枠など、施設ごとに利用方法と条件があると説明する。T-CHIPSは企業に適切な連携先を案内する「コンシェルジュ」機能を掲げるが、すべての会員に無制限の装置利用が保証される制度ではない。
AIデータセンターだけの話ではない
生成AIの拡大でプロセッサーとメモリの間のデータ移動が重い課題になっている。高帯域幅メモリと高性能パッケージの重要性は増しているが、T-CHIPSが取り組むJST事業の対象は「エッジAI」だ。工場、車両、医療機器、センサーなど、クラウドから離れた現場で計算を行う技術も射程に入る。
センサー、演算回路、記憶素子や光デバイスを一体化すれば、小さな機器での低消費電力処理に役立つ可能性がある。一方、これらは研究の方向性であり、特定の診断装置、自動運転機器、AIアクセラレーターがすでに量産されると決まったわけではない。用途ごとに必要な検証や認証も異なる。
世界の競争で日本が持つ資産
最先端半導体の競争では台湾、韓国、米国などの製造能力に注目が集まりやすい。だが先端パッケージには基板、樹脂、接合材料、洗浄、検査、露光・実装装置などの広い産業群が参加する。日本企業や大学にとって、回路を細くする競争だけではない進路がある。
とはいえ、産学連携が成功しても、そのまま国内の雇用や量産受注が増えるとは限らない。実際の顧客仕様に合う工程、実証後の量産移管先、技術の知的財産権、供給量と価格までつないで初めて産業的な成果になる。投資家も研究開発組織の発足と事業売上の発生を分けて見るべきだ。
12月4日の出発点と、まだない答え
公式サイトによれば、T-CHIPSのキックオフ会議は12月４日に東京・日本橋の室町三井ホール＆カンファレンスで予定されている。総会は年１回、研究会・講演会は年４回を計画する。法人会員の会費は原則年20万円で、2026年度分は無料と案内している。
現時点で確かめたいのは、誰が参加し、どの課題を持ち込み、何件の実証が実際の製品に結び付くかだ。参加企業の実名、研究成果のライセンス条件、公開可能な予算、試作品から量産までの時間軸は、今後の取材対象となる。大学の宣言は意欲を示すが、経済効果を確約する契約ではない。
日本の半導体復興をどう測るか
日本では北海道の先端ロジック半導体、九州の製造拠点、各地の素材・装置の研究開発が同時に進む。東北の役割は、複数の異なるチップを確実に結び、完成したシステムとして機能させる技術を磨くことだろう。微細化と後工程は対立する選択肢ではなく、相互に必要な技術でもある。
もし大学の試作設備が企業の失敗を早期に見つけ、開発期間を短縮し、世界の顧客に認められる製造技術を育てられるなら、T-CHIPSの価値は発足時の参加者数を超えて広がる。半導体の未来を決めるのは、チップ一枚の性能だけではない。チップとチップの間に何を築けるか。その答えを問う研究が仙台から始まっている。
出典・取材方法
東北大学とT-CHIPSの一次資料を中心に、公開情報を照合。独自インタビューは行っていない。研究の狙いと実用化済みの成果を区別した。