BBCube、AIチップを高密度化し、少ない電力でデータを動かせるか

コンピューター内部の短い距離が、意外なほど多くの時間と電力を奪う。

AIアクセラレータが毎秒何兆回の計算をできても、重み、活性値、中間結果が予定通り届かなければ乗算器は働けない。データはストレージ、主記憶、パッケージ、キャッシュ、レジスタという階層を移動する。演算器がデータを待てば、計算回路を増やしても自動的には速くならない。信号が長い配線を充放電し、パッケージ境界を越えるほど、数字を「運ぶ」エネルギーが数字を「計算する」エネルギーを上回ることがある。

BBCubeは、その問題をチップの下側から解こうとする。名称はBumpless Build Cube。新しいGPUでも、メモリセルでも、AIアルゴリズムでもない。別々に作った半導体ダイを並べ、一つのシステムへ結合し、配線し、発生する熱を管理する集積プラットフォームだ。

最新成果は、東京科学大学WOWアライアンス異種機能集積研究ユニットの北田秀樹研究員、中條徳男特任教授、大場隆之特任教授らによる。5月のIEEE ECTC（米フロリダ）と6月のIEEE/JSAP VLSIシンポジウム（米ハワイ）で発表され、大学は6月18日に日本語、8月14日に英語の解説を公表した。

三つの問題を、一つのパッケージで解く

先端パッケージは、完成したチップをケースへ入れる最後の工程に聞こえる。BBCubeはパッケージそのものをコンピューターの一部として扱う。2026年の三成果は、高密度マルチチップが失敗する三つの理由に対応する。

第一は実装だ。小さなダイを300ミリの支持ウェハへ正確かつ近接して置き、再構成ウェハの反りを露光・接合装置の許容範囲に抑える必要がある。BBCubeは、四角い溝を刻んだシリコンの「ワッフルウェハ」にチップレットをFace-downで収める。

第二は通信だ。従来のはんだマイクロバンプは、接合時に変形した隣接バンプが接触して短絡しないよう一定の間隔が要る。BBCubeはチップ配置後にVia-Last TSV（シリコン貫通電極）を形成し、RDL（再配線層）で結ぶ。突起状のはんだ接合を外すことで、より細かな配線網を作れる。

第三は熱である。小さな体積にシリコンとI/O活動を集めるほど局所電力密度が上がる。ワッフル構造に残るシリコンの土手は、樹脂が多い構造より熱を逃しやすい。新しいシミュレーターは1 µmのホットスポットからチップ全体までを一緒に追う。

AIのボトルネックは、メモリへ向かう道にある

ニューラルネットワークは数値配列を繰り返し乗算する。しかし現代のモデルは演算制約だけでなく、データ移動制約も受ける。パラメータを読み、AttentionのKey-Valueデータを作って再訪し、中間テンソルをメモリ階層の間で運ぶ。算術回路の消費速度にメモリ供給が追い付かなければ、長年「メモリ壁」と呼ばれてきた現象が起こる。

電気的には距離が効く。配線には抵抗と容量があり、電圧を変えるたびエネルギーを使う。長く、多くの界面を越える信号は負荷と遅延が増える。マーク・ホロウィッツが2014年に示した45ナノメートル工程の例では、32ビットDRAM読み出しは単純な算術演算より桁違いに大きなエネルギーを使った。数値を2026年工程へ直接移せないが、データ局所性が省電力技術であるという教訓は残る。

HBM（高帯域幅メモリ）は、DRAMを積層し、幅広いインターポーザー上でプロセッサの隣へ置く。何千本もの並列配線を一線当たり無理のない速度で動かし、総帯域を上げる。BBCubeは同じ論理をさらに進める。縦横の配線を短くし、バンプが課す間隔を外し、プロセッサとメモリの間により多くの車線を引く。

だから見出しの「少ない電力」には精度が要る。2026年研究は、モデル学習時のコンセント電力を測っていない。短く低容量の接続はI/Oエネルギーを減らすはずで、以前のBBCube設計研究も低いビットアクセスエネルギーを予測した。しかし実際の効果はメモリ、アクセラレータ、プロトコル、負荷、電圧、冷却、稼働率で決まる。

パッケージが「後処理」でなくなった時

計算機史は距離を縮める歴史でもある。初期の集積回路はダイから細いボンド線を通り、パッケージを経て基板へ信号を出した。1960年代、フリップチップはダイを裏返し、はんだ接点へ直接載せた。経路が短くなり、接続は周縁だけでなく面全体へ広がった。

1981年、IBM 3081メインフレームは、多層セラミック基板に多数のロジックダイを置いた熱伝導モジュールを採用した。ばね式金属ピストンとヘリウムが熱を冷却蓋へ運んだ。技術世代は違っても妥協は同じだ。チップを近づけると通信は改善し、冷却は難しくなる。

巨大な単一ダイの製造費が上がると、パッケージは再び主役になった。TSMCによればCoWoSは2012年に量産へ入り、大型インターポーザーを介してロジックとメモリを一体化した。HBMは積層DRAMを高性能プロセッサの標準的相棒にした。IntelのEMIBとFoveros、AMDのチップレットと3D V-Cache、銅ハイブリッド接合は「チップのシステム」を商用化した。

BBCubeはこの系譜の中にある。独特なのは、チップレット配置後もウェハ製造装置で配線を作り続け、Via-Last TSV、RDL、超薄型シリコン、バンプなし積層を組み合わせる賭けだ。

ムーアの法則は、組み立て方の問題になった

1965年、ゴードン・ムーアは経済的な集積回路の部品数が急速に増えていると観察した。1974年、ロバート・デナードらは、小さくしたトランジスタを高速化しながら電力密度をおおむね一定にできる縮小則を示した。両者によって、次の製造世代へ進めば能力がほぼ自動的に増す時代が続いた。

その約束は弱まった。電圧が寸法と同じ割合で下がらず、漏れ電流と熱がクロックを制限し、最先端の巨大ダイを設計・製造する費用が上昇した。露光装置には一回で描けるレチクル面積の上限もある。巨大ダイを一つの欠陥で失えば、小さなチップレットを一つ失うより高価だ。

チップレットはシステムを分割する。演算は最新工程、アナログ、I/O、キャッシュは成熟工程、メモリは専門メーカーを選べる。小ダイを組み立て前に試験し、複数製品で再利用できる。代わりに境界が戻る。単一ダイ内の配線が、物理、電気、熱、試験、プロトコルの義務を持つダイ間リンクになる。

2022年に初版が出たUCIeのような標準は、チップレット境界で共通言語を作る。BBCubeは別の相補的な層、つまり部品を配置し、接続し、給電し、冷やす物理基盤を担う。チップレット社会には言語と道路の両方が要る。

ワッフルウェハ――チップレット間に残すシリコンの道

名称は文字通りだ。シリコンウェハへ四角い溝を規則的にエッチングし、菓子のワッフルのような格子状の土手を残す。接着層を塗り、平らな溝底へチップレットをFace-down接合する。樹脂で封止した後、樹脂とダイ裏面を一緒に研削・平坦化し、再構成した表面をウェハ工程へ戻す。

通常の平坦なFan-Out支持体では、埋め込んだダイ間をより多くの樹脂が占める。樹脂とシリコンは熱膨張が異なるため、硬化・冷却で300ミリの再構成ウェハが弓なりになり得る。反りが大きいと露光、薄化、接合、搬送が不安定になる。ワッフルのシリコン土手は樹脂量を減らし、構造を支える。大学は比較対象より反りを約30％減らし、ダイ端を10 µmまで近づけたと報告する。

土手は三役を担う。配置用のくぼみを定め、モールドを機械的に拘束し、熱を運ぶシリコン経路になる。複数の再構成ウェハを積層する構造にもなる。ワッフルは一時的な治具ではなく、完成品の機械・熱設計の一部になる。

ただし10 µmはチップ間隔であって、接続ピッチそのものではない。チップ間隔、TSVピッチ、RDLの線幅、接合位置精度は別の寸法だ。混同すると、証拠以上に高密度に聞こえてしまう。

「バンプレス」にも金属はある――しかも大量に

従来のマイクロバンプは、微小な金属・はんだの突起である。熱と圧力で上下のバンプを接合する。実績ある技術だが、高さと変形がピッチ、アンダーフィル、信頼性を制約する。小さくするほど空隙、接触ばらつき、ブリッジを制御しにくい。

BBCubeが外すのはバンプであり、電気接続ではない。チップレットを埋め込み薄化した後、残るシリコンへ細い穴を作る。これがVia-Last TSVで、導体を形成し、RDLで必要な端子へ信号を引く。垂直配線を配置後に作るため、再構成ウェハへ合わせ、半導体装置で高精度加工できる。

短く細いTSVは寄生抵抗、容量、インダクタンスを下げる。ダイの辺や面により多く置け、熱経路を遮るはんだ構造も少ない。しかしVia-Lastには別の危険がある。エッチング均一性、絶縁膜健全性、銅応力、良品ダイへの位置合わせ、汚染管理、埋設配線の検査だ。

したがって「バンプレス」は「簡単」という意味ではない。組立技術を、よりウェハ工程に近い一連の処理へ交換する。その交換が経済的に勝つかは、追加工程ごとの歩留まりで決まる。

帯域の数字が「4倍」と「16倍」になる理由

東京科学大学の発表は、関連する複数の密度指標を使う。2026年ECTC成果は、向かい合うチップ辺の長さ当たり通信能力、つまりshoreline bandwidth densityを約4倍とする。解析上、同じ帯域に必要なI/O面積をマイクロバンプ方式の16分の1へ減らせる。その面積を追加リンクへ再投資すれば、英語発表が述べる「同じ接続面積で総信号帯域最大16倍」になる。

矛盾ではなく、幾何学的な問いが違う。一次元の辺長当たり4倍と、二次元の面積当たり16倍は両立する。しかしAIモデルが16倍速く学習したベンチマークではない。シミュレーションは従来参照と同等の信号品質を保ったが、プロトコル、メモリタイミング、演算側の上限を消したわけではない。

以前のBBCube 3D研究には別の数字もある。プロセッサと積層メモリ間で1.6 TB/s、2023年発表ではDDR5の30倍、HBM2Eの4倍、ビットアクセスエネルギーはDDR5の20分の1、HBM2Eの5分の1という設計上の見通しだ。これらはVLSIで示したアーキテクチャ比較であり、2026年完成パッケージの実測ではない。

熱は、垂直の近道すべてに課される税金

積層は配線を短くする代わりに発熱源を近づける。下側ダイが演算ロジックの下に閉じ込められ、数十µmのホットスポットが、平均温度が安全に見えるシステムをスロットリングさせることがある。材料ごとの熱膨張差は、温度サイクルで接合部と界面にも応力を加える。

BBCubeチームは、ワッフル構造の熱抵抗を従来マイクロバンプ構造より約52％低く解析した。樹脂が占める場所に連続するシリコン土手が残り、比較的熱を通しやすい。熱抵抗が低いとは、解析条件下で同じ熱流に対する温度上昇が小さいという意味だ。発熱量が52％減る、ヒートシンクが不要になる、という意味ではない。

マルチスケール解析は分解能の問題へ挑む。約100 µmの全体モデルは微小ホットスポットを見落とす。センチメートル級チップの全領域を単純に1 µmメッシュへすれば計算量が膨大になる。新手法は1億点超、1 µmで局所構造――裏面電源供給網を含む――と全体温度場を結ぶ。

熱のデジタルツインは入力以上に正しくならない。材料熱伝導率、界面熱抵抗、電力マップ、冷却境界、製造ばらつきを試作チップと実測で検証する必要がある。シミュレーターは見えるようにするが、熱を運び去る装置ではない。

2.5Dと3D――広場か、塔か

2.5Dパッケージでは、チップレットは主にインターポーザーやRDL上へ横並びになる。高密度な広場を囲む建物に似る。基板上よりはるかに短い道でつながり、各屋根は比較的冷却しやすい。HBM自体は積層でも、主ロジックとメモリ塔は上下ではなく隣人である。

真の3D集積は能動ダイを上下へ重ねる。距離と接続ピッチをさらに縮められるが、電力供給、試験アクセス、放熱が難しい。埋もれた一層の不良が高価なスタック全体を失わせるため、Known Good Die戦略が重要になる。

BBCubeは両方を対象にする。COWは異なる大きさ・機能のダイを再構成ウェハへ置き、異種2.5Dと後の積層に向く。WOW（Wafer-on-Wafer）は同じ大きさの層をウェハ単位で直接重ね、反復メモリに向く。組み合わせれば、CPU、GPU、TPUなどのxPUを複数DRAM層と横または縦に集積できる。

最良の形は負荷と冷却による。塔が広場より自動的に先進的なのではない。第三次元による遅延・電力削減が、製造・熱コストを上回る場所だけで使うのが良い設計だ。

BBCubeは長く積み重ねた研究計画である

2026年発表は突然の発明ではない。大場らは2015年、Via-Lastバンプレス配線と4 µmまで薄化したシリコンによるウェハレベル3D集積を総説した。2022年のBBCube総説は、同種積層のWOW、異種ダイのCOW、歩留まり向上を狙う交換可能な縦型メモリブロックを説明した。

2023年VLSIではxPU-on-DRAM構造と、帯域・アクセスエネルギーの予測値を発表。2025年の査読論文は、高並列DRAM、電源完全性、低インピーダンスTSVを含む異種3D設計を拡張した。2026年研究は製造詳細へ降り、Face-down実装、ワッフル支持体、Via-Last RDL、熱解析フローを示した。

一つの論文でプラットフォームは証明できない。アーキテクチャ、工程、接続、熱、装置互換、事業移管が合流しなければならない。BBCubeは、それらの層を積み上げる研究計画として理解するのが正確だ。

日本の発想が、台湾の製造生態系を通る

BBCubeは供給網の物語でもある。WOWアライアンスは東京科学大学を中心に、設計、プロセス、装置、材料の企業・機関を集める。大場が2018年に設立したテック・エクステンションは研究を生産へ移す大学発企業で、2020年には台湾法人が設立された。

2022年、東工大と台湾・国立成功大学は技術提携と試作ライン計画を発表した。2024年にはテック・エクステンション、台湾法人、ディスプレーメーカーInnoluxが、Innoluxのクリーンルームへ次世代3D集積ラインを建設すると発表した。公表工程は2024～25年の装置導入、2025年後半からウェハ投入に応じた量産を想定していた。

しかしロードマップは、認定済みBBCube AIパッケージが出荷中だという証拠ではない。2026年6月の大学発表は、三技術の統合と実AIアクセラレータ・次世代メモリによる実証をなお「今後」とする。テック・エクステンションを通じ量産技術を確立するとも述べる。この表現から、研究実証と製品認定の間にあると読むべきだ。

日台連携には合理性がある。日本は材料、装置、精密工程に強く、台湾にはファウンドリー、パッケージ、量産の集積がある。ただし技術移転、知財、装置、顧客認定、地政学的な回復力を管理しなければならない。別組織が経済的に再現して初めて、研究室のパッケージは産業になる。

BBCubeが次に証明すべきこと

決定的な実証は、実際の演算・メモリダイをBBCubeへ載せ、代表的なAI・HPC負荷を動かし、帯域、遅延、電力、温度、信頼性を明確な参照構造と比較することだ。PHY・プロトコル、電源損失、冷却電力、アイドル動作を含む全体を測る必要がある。単一リンクの容量だけでは足りない。

製造証拠も同じくらい重要だ。300 mmウェハ全体へ何千個のダイをどれだけ正確に配置できるか。埋め込み、薄化、TSVエッチング、金属化、積層、最終試験を何個が生き残るか。不良チップレットを高価なスタックへ入れる前に検出できるか。30％減った反りは量産規模で十分か。銅、絶縁膜、シリコン界面は何年もの温度サイクルに耐えるか。

市場は費用で決まる。ハイパースケールAIアクセラレータなら、ラック当たり処理量を上げ電力を減らす高価なパッケージを受け入れられる。エッジセンサー、自動車、民生品は別の歩留まり・冷却式を持つ。成熟工程と先端工程を混ぜればシリコン費を下げられる一方、追加ウェハ工程が組立費を上げる可能性がある。

環境主張にも境界が要る。効率的I/Oは推論・学習一回当たりの電力を減らせるが、安価な計算は総利用を増やし得る。国際エネルギー機関（IEA）は、データセンターが2024年に約415 TWhを消費し、基準シナリオで2030年に約945 TWhへ増えると推計する。パッケージ改善は重要だが、需要増を単独で逆転しない。

BBCubeの最も深い発想は、ほとんど物理的なほど単純だ。演算がデータに飢えるなら、貯蔵庫を近づける。扉が場所を取りすぎるなら、バンプを外す。密度が熱を閉じ込めるなら、シリコンの道を残し、建設前に熱い路地を一つずつ地図化する。

どの手順もAIチップの成功を保証しない。しかし組み合わせれば、パッケージは未来を包む箱ではなく、未来を設計する場所の一つになる。